10.12.99

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

TEB 2000

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1998年12月11日

出 願 番 号 Application Number:

平成10年特許顯第352832号

出 類 人 Applicant (s):

松下電器産業株式会社

PRIORITY DOCUMENT

COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 1月21日

特 許 庁 長 官 Commissioner, Patent Office 近藤隆馬門

【書類名】 特許顯

【整理番号】 2037900062

【提出日】 平成10年12月11日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 1/41

【発明の名称】 デブロッキングフィルタ演算装置

【請求項の数】 3

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 大橋 政宏

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 九郎丸 俊一

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 中村 剛

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 大槻 博樹

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100081813

【弁理士】

【氏名又は名称】 早瀬 憲一

【電話番号】 06(380)5822

【手数料の表示】

【予納台帳番号】 013527

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9600402

【書類名】 明細書

【発明の名称】 デブロッキングフィルタ演算装置

【特許請求の範囲】

【請求項1】 処理サイクルのカウントを行う制御回路と、

互いに隣接する8つの画素データそれぞれに対して、ブロックノイズ除去のフィルタリング処理のための演算を行う、並列に設けられた8つの演算ブロックと

上記8つの演算ブロックの出力を選択する出力選択回路とを備え、

上記カウント結果に基づく制御回路の出力により、上記8つの演算プロックの それぞれの制御と、上記出力選択回路の出力の選択とを行うことを特徴とするデ プロッキングフィルタ演算装置。

【請求項2】 請求項1に記載のデブロッキングフィルタ演算装置において

上記8つの演算ブロックは演算を同時に行い、それぞれの演算結果をパイプラインで出力することを特徴とするデブロッキングフィルタ演算装置。

【請求項3】 請求項1または2のいずれか一方に記載のデブロッキングフィルタ演算装置において、

上記各演算ブロックは、

入力信号または値0を選択する第1の選択回路と、

入力信号または値0を選択する第2の選択回路と、

累算するための演算結果または値8を選択する第3の選択回路と、

上記第1の選択回路の出力を入力とする第1のシフタと、

上記第2の選択回路の出力を入力とする第2のシフタと、

上記第1のシフタの出力と、第2のシフタの出力と、第3の選択回路の出力と を加算する加算器と、

該加算器の出力を入力とし、その出力を上記累算するための演算結果として上 記第3の選択回路へ出力するレジスタと、

該レジスタの出力を入力とし、その出力を演算結果として上記出力選択回路に 出力する第3のシフタとにより構成されることを特徴とするデブロッキングフィ ルタ制御回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像信号処理等で用いられる復元画素データのポスト処理において、MPEG4で規格化されているデブロッキングフィルタのDCオフセットモードにおける演算を実行するデブロッキングフィルタ演算装置に関するものである

[0002]

【従来の技術】

動画像データを帯域圧縮技術を用いて符号化及び復号化する方式として、ISO-IEC/JTCI/SC2/WG11にて議論され標準化されたMPEG(Moving PictureCoding Experts Group)方式がある。これらMPEG方式は、画面内の相関を利用し、画面内を複数画素から構成されるブロックに分割し、このブロック内データを直交変換方式の1つである離散コサイン変換を行い、量子化、ハフマン符号化を行う処理を施し、画像データの圧縮を実現することを基本としている。これらの処理を施した画素は、逆の処理を行っても元の画素を忠実に再現できず、その結果2つの隣り合うブロックの境界部分の画素は異なった値を持つことになる。そして、これによりブロックノイズが発生する。

[0003]

MPEG4ではこの対策としてデブロッキングフィルタが規定されている。このフィルタは、ブロック境界を中心とした1次元のウインドウを図4のようにとる場合に2種類の動作モードから構成される。図4において、g(n)(nは0から9までの整数)はブロック境界を中心として互いに隣接する10個の画素の画素データを示している。そして、このフィルタは、ブロック境界近傍画素のアクティビィティーによりそれらの動作モードを適応的スイッチする。動作モードのスイッチには次の評価関数を用いる。

```
[0004]
f = \phi \{g(0) - g(1)\} + \phi \{g(1) - g(2)\}
+\phi \{g(2)-g(3)\}+\phi \{g(3)-g(4)\}
+\phi \{g(4)-g(5)\}+\phi \{g(5)-g(6)\}
+\phi \{g(6)-g(7)\}+\phi \{g(7)-g(8)\}
+\phi \{g(8)-g(9)\};
但し、if (·x·<=Th1 (=2))
     \phi(\mathbf{x})=1\;;
  e 1 s e
     \phi(x)=0;
そして、評価関数を用いて動作モードは次のようにスイッチされる。
 i f (f > = Th 2 (= 6)
   DCオフセットモード;
  e 1 s e
   デフォルトモード;
 ここで示されるDCオフセットモードは、ブロック境界の画素データの変化が穏
やかな場合の動作モードであり、デフォルトモードは変化が激しい場合の動作モ
ードであり、DCオフセットモードに関しては以下に示すフィルタが定義されて
いる。
 coef(9) = \{1, 1, 2, 2, 4, 2, 2, 1, 1\};
そして、次のようなフィルタリング処理を行い、処理画素g'(n)(n=1,
2, 3, 4, 5, 6, 7, 8)を得る。
MAX = max (g (1), g (2), g (3), g (4), g (5), g (6)
), g (7), g (8));
MIN=min (g (1), g (2), g (3), g (4), g (5), g (6)
), g (7), g (8));
 if (\cdot MAX-MIN\cdot < 2*QP
 {
```

 $min_padding = \cdot g(0) - g(1) \cdot \langle QP?g(0) : g(1)$

```
min_padding = \cdot g(8) - g(9) \cdot \langle QP?g(9) : g(8)
g'(n) = 0;
for (i = -4; i < 5; i++)
     g'(n) += coef(i+4) *
          (n+i<1?min_padding:
          (n+i>8?max_padding:g(n+i));
     g'(n) = n i n t (g'(n) / 16);
else
  g'(n) = g(n);
このフィルタリングは全ての水平エッジに沿って行い、次に垂直エッジに沿って
行う。このフィルタリングにおいて
式(1)
for (i = -4; i < 5; i++)
     g'(n) += coef(i+4) *
          (n+1<1?min_padding:
          (n+i>8?max_padding:g(n+1)));
     g'(n) = n i n t (g'(n) / 16);
をプロセッサー内の汎用演算器でソフトウエア的に実行すると図3に示すフロー
となる。
```

[0005]

以下、図3に示すフローについて説明する。スタート命令によりまず演算処理する8つの画素のうちの一つのnの値のセットを行う(ステップS1)。次に、iの値をセットする(ステップS2)。次にiが5であるかどうかを比較し(ステップS3)、5でなければnとiを加算する(ステップS4)。そしてステップS5によりn+iが1よりも小さい場合はmin_paddingデータをメモリにライトし、iに1を加算する(ステップS6)。また、n+iが1以上の場合は、ステップS7によりn+iと8を比較し、8よりも大きい場合はmax

__paddingデータをメモリにライトし、iに1を加算する(ステップS8)。また、n+iが8以下の場合は、g(n+i)データをメモリにライトし、iに1を加算する(ステップS9)。1つのnの値に対しは、これらの動作をiが-4~4に変化するまで計9回繰り返し、iが5の時に今までメモリヘライトした9つのデータに対しその積和を行い(ステップS10)、結果をステップS1により4ビットシフトすることで、フィルタリング処理した1つの結果,即ちフィルタリング処理した画素データを出力する。

[0006]

【発明が解決しようとする課題】

しかしながら、従来の汎用演算器によるフィルタリング処理においては、1つのnの値に対し、iを-4~4の計9回繰り返し1つの結果を出力する。この1つの結果を出力するには最大で67サイクル必要である。またnの値は1~8の計8個あるため67サイクル×8の536サイクル必要となり、演算サイクル数が増加して処理が遅くなるという問題があった。

本発明は上記のような問題点を解決するためになされたものであり、演算サイクルの少ないデブロッキングフィルタ演算装置を提供することを目的とする。

[0007]

【課題を解決するための手段】

この発明に係るデブロッキングフィルタ演算装置は、処理サイクルのカウントを行う制御回路と、互いに隣接する8つの画素データそれぞれに対して、ブロックノイズ除去のフィルタリング処理のための演算を行う、並列に設けられた8つの演算ブロックと、上記8つの演算ブロックの出力を選択する出力選択回路とを備え、上記カウント結果に基づく制御回路の出力により、上記8つの演算ブロックのそれぞれの制御と、上記出力選択回路の出力の選択とを行うようにしたものである。

[8000]

また、上記デブロッキングフィルタ演算装置において、上記8つの演算ブロックは演算を同時に行い、それぞれの演算結果をパイプラインで出力するようにしたものである。



また、上記デブロッキングフィルタ演算装置において、上記各演算ブロックは、入力信号または値0を選択する第1の選択回路と、入力信号または値0を選択する第2の選択回路と、累算するための演算結果または値8を選択する第3の選択回路と、上記第1の選択回路の出力を入力とする第1のシフタと、上記第2の選択回路の出力を入力とする第2のシフタと、上記第1のシフタの出力と、第2のシフタの出力と、第3の選択回路の出力とを加算する加算器と、該加算器の出力を入力とし、その出力を上記累算するための演算結果として上記第3の選択回路へ出力するレジスタと、該レジスタの出力を入力とし、その出力を演算結果として上記出力選択回路に出力する第3のシフタとにより構成するようにしたものである。

[0010]

【発明の実施の形態】

図1は、本発明の実施の形態に係るデブロッキングフィルタ演算装置の構造を 示すブロック図であり、本実施の形態に係るデブロッキングフィルタ演算装置は 、従来の技術において説明した式(1)の演算を行うものであり、図において、 制御回路1は0から7までの処理サイクルのカウントを行い、そのカウント値を 、フィルタリングの対象となる画素n(nは1から8までの整数)に対応する演 算ブロック101~108、およびこの演算ブロック101~108の出力を選 択する出力選択回路7に出力する。演算ブロック101は、外部から入力される データである、max_padding3, min_padding4, 実際の 画素データであるg (x) 5, g (x+1) 6, 及びデータ "0" のうちの少な くとも2つを入力とする第1及び第2の選択回路111,112と、データ"8 "及び後述するレジスタ117の出力を入力とする第3の選択回路113と、第 1及び第2の選択回路111,112の選択結果をそれぞれシフトさせる第1、 第2のシフタ114,115、これらの第1、第2のシフタ114,115の出 力と第3の選択回路113の出力とを加算する加算器116、加算器116の出 力が入力されるレジスタ117、レジスタ117の出力を入力としてこれをシフ トさせて出力選択回路7に出力する第3のシフタ118とを備えている。演算ブ

ロック102~108も、演算ブロック101と同様の構成を有しており、それぞれ第1の選択回路121,131,141,151,161,171,181、及び第2の選択回路122,132,142,152,162,172,182と、第3の選択回路123,133,143,153,163,173,183と、第1のシフタ124,134,144,154,164,174,184、第2のシフタ125,135,145,155,165,175,185、加算器126,136,146,156,166,176,186、レジスタ127,137,147,157,167,177,187、第3のシフタ128,138,148,158,168,178,188とを備えている。出力選択回路7は出力8を出力する。

[0011]

また、図2,図5及び図6は本実施の形態に係るデブロッキングフィルタ演算装置の動作を説明するための図であり、図2は演算ブロック101~104の演算処理結果と制御回路1のカウント値との関係を示し、図5は演算ブロック105~108の演算処理結果と制御回路1のカウント値との関係を示し、図6は各演算ブロック101~108から出力演算回路7への出力と、カウント値との関係を示している。図において、n=1~8はそれぞれ演算ブロック101~108に対応し、M~Uは演算ブロック101~108の演算結果を示している。また、黒丸は入力データであるg(x)5、g(x+1)6、max_padding3、min_padding4が入力されることを示している。また、AUはg(x)5を示し、ALはg(x+1)6を示し、CRLはmin_padding4を示し、CRUはmax_padding4を示し、CRUはmax_padding4を示し、CRUはmax_padding4を示し、CRUはmax_padding3を示している。また、記号

[0012]

以上のように構成されたデブロッキングフィルタ演算装置の動作について図1 ,図2,図5及び図6を用いて説明する。図1に示す制御回路1は、スタート信 号2によりカウントアップを行い0~7までカウントした後は2~7を繰り返し 、図2及び図5に示すようにカウンタ値CNTの値が0の場合は画素信号g(1)、g(2)、CNTの値が1の場合は画素信号g(3)、g(4)、CNTの 値が2の場合は画素信号g(5)、g(6)、CNTの値が3の場合は画素信号g(7)、g(8)、CNTの値が4の場合は画素信号g(7)、g(8)、CNTの値が5の場合は画素信号g(7)、g(8)、CNTの値が6の場合は画素信号g(9)、g(10)、CNTの値が7の場合は画素信号g(11)、g(12)を随時入力させる。

[0013]

演算ブロック101においては、図2に示すように、cnt=0の場合、g(2)、g(1)が第1,第2の選択回路111,112で選択され、第3の選択回路113では"8"が選択され、第2のシフタ115により入力データが2ビットシフトされ、第1のシフタ114により1ビットシフトされ、第1のシフタ114と第2のシフタ115と第3の選択回路113の出力とが加算器116で加算されて、レジスタ117に格納される。この処理サイクルの演算結果として得られるデータMは図2に示されているように、M=AU<<2+ AL<<1+8となる。

[0014]

次にcnt=1となると、g(4)、g(3)が第1,第2の選択回路111,112で選択され、第3の選択回路113ではcnt=0の際の演算結果であるMがレジスタ117から入力されるのでこれを選択し、第2のシフタ115により入力データが1ビットシフトされ、第1のシフタ114ではビットシフトされず、第1のシフタ114と第2のシフタ115と第3の選択回路113の出力とが加算器116で加算されて、レジスタ117に格納され、この処理サイクルの演算結果として得られるデータMは図2に示されているように、M=AU<
1+ AL+M(但LMはCnt=0の場合の演算結果)となる。

[0015]

次にcnt=2となると、min_padding、g(5)が第1,第2の選択回路111,112で選択され、第3の選択回路113ではcnt=1の際の演算結果であるMがレジスタ117から入力されるのでこれを選択し、第2のシフタ115により入力データがピットシフトされず、第1のシフタ114では1ビットシフトされ、第1のシフタ114と第2のシフタ115と第3の選択回

路113の出力とが加算器116で加算されて、レジスタ117に格納され、この処理サイクルの演算結果として得られるデータMは図2に示されているように、M=AU+ CRL<<1+ M (但しMはcnt=1の場合の演算結果)となる

[0016]

次にcnt=3となると、min_padding、min_padding が第1,第2の選択回路111,112で選択され、第3の選択回路113では cnt=2の際の演算結果であるMがレジスタ117から入力されるのでこれを 選択し、第2のシフタ115により入力データが1ビットシフトされ、第1のシフタ114では1ビットシフトされ、第1のシフタ114と第2のシフタ115と第3の選択回路113の出力とが加算器116で加算されて、レジスタ117に格納され、この処理サイクルの演算結果として得られるデータMは図2に示されているように、M=CRL<<1+CRL<<1+M(但しMはcnt=2の場合の演算結果)となる。

[0017]

このように、図2に示されているような演算をcnt=3となるまで繰り返し行うことにより、演算ブロック101の合計4サイクルからなる演算の最終的な演算結果である、 $8+min_padding+min_padding+min_padding+min_padding
<math>n_padding<<1+min_padding<<1+g(1)<<2+g(2)<<1+g(3)<<1+g(4)+g(5)を第3のシフタ<math>118$ により4ビット右シフトさせて出力する。

この演算ブロック101はその後、カウンタが2処理サイクルをカウントした 時点から上記と同様の処理を繰り返す。

[0018]

以下、同様にn=2~8においても同様の構成を有する演算ブロック102~ 108により、カウント値に基づいて、図2及び図5に示すような動作を行う。 ここで、上記各演算ブロック101~108の動作について詳細に説明する。

[0019]

まず、 n=1に対応する演算プロックである演算プロック101において、従来

の技術において説明した式(1)のnは1であり、iの値を-4~4まで変化させた場合の式(1)の値は、i=-4の場合は $1 \times min_padding$ 、i=-3の場合は $1 \times min_padding$ 、i=-2の場合は $2 \times min_padding$,i=-1の場合は $2 \times min_padding$,i=0の場合は $4 \times g$ (1)、i=1の場合は $2 \times g$ (2)、i=2の場合は $2 \times g$ (3)、i=3の場合は $1 \times g$ (4)、i=4の場合は $1 \times g$ (5)となる。

[0020]

この中でi=-4とi=-3の場合はまとめて $2 \times min_padding$ で 表されi=4のg(5)との加算を行う。これが、図2のcnt=2の結果であ る、AU+CRL<<1に相当する。i=-2とi=-1の場合はまとめて2× min_padding+2×min_padding、即ち図2のcnt=3 、CRL < < 1 + CRL < < 1で表され、i = 0とi = 1の場合はまとめて 4×1 $g(1) + 2 \times g(2)$ 、即ち、図2のcnt=0、AU<<2+AL<<1で 表され、i=2とi=3の場合はまとめて $2\times g(3)+1\times g(4)$ 、即ち図 20cnt=1、AU<<1+ALで表される。但し図20Mはレジスタ117の出力であり、またCNT=0の+8は丸めを行うための値であり、丸めなしの 場合は0を入力すれば良い。このようにCNTの値によりセレクタ111、11 2、113およびシフタ114、115を制御し、上記の演算を実行し、最後で あるCNT=4の時にシフトn18をシフトすることで演算結果としてn=1の 画素にフィルタリング処理を行った結果を出力する。このように、演算ブロック 101において図2に示すような演算を行う結果、iを-4から4まで順次変化 させてn=1について9サイクルの演算を行う場合よりも、少ないサイクルで本 来の演算結果と同じ結果を得ることができる。

[0.021]

また、n=2に対応する演算ブロックである演算ブロック102において、従来の技術において説明した式(1)のnは2であり、iの値を-4 ~ 4 まで変化させた場合の式(1)の値は、

[0022]

【数1】

[0023]

となる。この中で、i=-1とi=0とをまとめると $2\times g$ (1) $+4\times g$ (2) となり、図2のCNT=0のサイクルにおけるAU<<1+AL<<2で表わ

 $=1 \times AL$

され、i=1とi=2とをまとめると $2\times g$ (3) $+2\times g$ (4)となり、図2のCNT=1のサイクルにおけるAU<<1+AL<<1で表わされ、i=3とi=4とをまとめると $1\times g$ (5) $+1\times g$ (6)となり、図2のCNT=2のサイクルにおけるAU+ALで表わされ、i=-2とi=-3とi=-4とをまとめると $2\times min_padding+2\times min_padding$ となり、図2のCNT=3のサイクルにおけるCRL<<1+CRL<<1で表わされる。但し図2のNはレジスタ127の直前のサイクルの出力であり、またCNT=0の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ121、122、123およびシフタ124、125を制御し、演算ブロック102において図2に示すような演算を行う結果、iを-4から4まで順次変化させてn=2について9サイクルの演算を行う場合よりも、少ないサイクルで本来の演算結果と同じ結果を得ることができる。

[0024]

また、n=3に対応する演算ブロックである演算ブロック103において、従来の技術において説明した式(1)のnは3であり、iの値を $-4\sim4$ まで変化させた場合の式(1)の値は、

[0025]

【数2】

[0026]

となる。この中で、i=-2とi=-1とをまとめると $2\times g$ (1) $+2\times g$ (2) となり、図2のCNT=0のサイクルにおけるAU<<1+AL<<1で表

[0027]

また、n=4に対応する演算プロックである演算プロック104において、従来の技術において説明した式(1)のnは4であり、iの値を $-4\sim4$ まで変化させた場合の式(1)の値は、

[0028]

【数3】

[0029]

となる。この中で、i=-3とi=-2とをまとめると $1\times g$ (1) $+2\times g$ (2) となり、図2のCNT=0のサイクルにおけるAU+AL<<1で表わされ、i=-1とi=0とをまとめると $2\times g$ (3) $+4\times g$ (4) となり、図2の

 $=1 \times AL$

CNT=1のサイクルにおけるAU<<1+AL<<2で表わされ、i=1とi=2とをまとめると2×g(5)+2×g(6)となり、図2のCNT=2のサイクルにおけるAU<<1+AL<<1で表わされ、i=3とi=4とをまとめると1×g(7)+1×g(8)となり、図2のCNT=3のサイクルにおけるAU+ALで表わされ、i=-4は1×min_paddingで、図2のCNT=4のサイクルにおけるCRLで表わされる。但し図2のQはレジスタ147の直前のサイクルにおけるCRLで表わされる。但し図2のQはレジスタ147の直前のサイクルの出力であり、またCNT=0の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ141、142、143およびシフタ144、145を制御し、演算ブロック104において図2に示すような演算を行う結果、iを-4から4まで順次変化させてn=4について9サイクルの演算を行う場合よりも、少ないサイクルで本来の演算結果と同じ結果を得ることができる。

[0030]

また、n=5に対応する演算ブロックである演算ブロック105において、従来の技術において説明した式(1)のnは5であり、iの値を $-4\sim4$ まで変化させた場合の式(1)の値は、

[0031]

【数4】

[0032]

となる。この中で、i=-4とi=-3とをまとめると $1\times g$ (1) $+1\times g$ (2) となり、図5のCNT=0のサイクルにおけるAU+ALで表わされ、i=-2とi=-1とをまとめると $2\times g$ (3) $+2\times g$ (4) となり、図5のCN

 $=1\times CRU$

T=1のサイクルにおけるAU<<2+AL<<1で表わされ、i=0とi=1とをまとめると $4\times g$ (5) $+2\times g$ (6) となり、図5のCNT=2のサイクルにおけるAU<<2+AL<<1で表わされ、i=2とi=3とをまとめると $2\times g$ (7) $+1\times g$ (8) となり、図5のCNT=3のサイクルにおけるAU<<1+ALで表わされ、i=4は $1\times max_padding$ で、図5のCNT=4のサイクルにおけるCRUで表わされる。但し図5のPはレジスタ157の直前のサイクルの出力であり、またCNT=0の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ151、152、153およびシフタ154、155を制御し、演算プロック105において図5に示すような演算を行う結果、iを-4から4まで順次変化させてn=5について9サイクルの演算を行う場合よりも、少ないサイクルで本来の演算結果と同じ結果を得ることができる。

[0033]

また、n=6に対応する演算ブロックである演算ブロック106において、従来の技術において説明した式(1)のnは6であり、iの値を-4 ~ 4 まで変化させた場合の式(1)の値は、

####### 1 00040F

[0034]

【数5】

[0035]

となる。この中で、i=-4は $1\times g$ (2) で、図5のCNT=0のサイクルにおけるALで表わされ、i=-3とi=-2とをまとめると $1\times g$ (3) $+2\times g$ (4) となり、図5のCNT=1のサイクルにおけるAU+AL<<1で表わ

 $=1 \times CRU$

され、i=-1とi=0とをまとめると $2\times g$ (5) $+4\times g$ (6) となり、図 5のCNT=2のサイクルにおけるAU<<1+AL<<2で表わされ、i=1とi=2とをまとめると $2\times g$ (7) $+2\times g$ (8) となり、図5のCNT=3のサイクルにおけるAU<<1+AL<<1で表わされ、i=3とi=4とをまとめると $1\times max_padding+1\times max_padding$ となり、図5のCNT=4のサイクルにおけるCRU+CRUで表わされる。但し図5のSはレジスタ167の直前のサイクルの出力であり、またCNT=0の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ161、162、163およびシフタ164、165を制御し、演算プロック106において図5に示すような演算を行う結果、iを-4から4まで順次変化させて106について107の前算を行う場合よりも、少ないサイクルで本来の演算結果と同じ結果を得ることができる。

[0036]

また、n=7に対応する演算プロックである演算プロック107において、従来の技術において説明した式(1)のnは2であり、iの値を-4~4まで変化させた場合の式(1)の値は、

[0037]

【数6】

$$g(3) += coef(0) \times g(3)$$

=1 \times AU

$$g(3) += coef(1) \times g(4)$$

$$=1 \times AL$$

$$g(3) += coef(2) \times g(5)$$

$$=2 \times AU$$

$$g(3) += coef(3) \times g(6)$$

$$=2\times AL$$

$$g(3) += coef(4) \times g(7)$$

$$=4 \times AU$$

$$g(3) += coef(5) \times g(8)$$

$$=2\times AL$$

$$g(3) += coef(6) \times max_padding$$

$$=2\times CRU$$

$$=1 \times CRU$$

i=4

$$g(3) += coef(8) \times max_padding$$

$$=1 \times CRU$$

[0038]

4)となり、図5のCNT=1のサイクルにおけるAU+ALで表わされ、i=-2とi=-1とをまとめると2×g(5)+2×g(6)となり、図5のCNT=2のサイクルにおけるAU<<1+AL<<1で表わされ、i=0とi=1とをまとめると4×g(7)+2×g(8)となり、図5のCNT=3のサイクルにおけるAU<<2+AL<<1で表わされ、i=2とi=3とをまとめると2×max_padding+1×max_paddingとなり、図5のCNT=4のサイクルにおけるCRU<<1+CRUで表わされ、i=4は1×max_paddingとなり、図5のCNT=4のサイクルにおけるCRUで表わされ、i=4は1×max_paddingとなり、図5のCNT=5のサイクルにおけるCRUで表わされる。但し図5のTはレジスタ177の直前のサイクルの出力であり、またCNT=1の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ171、172、173およびシフタ174、175を制御し、演算ブロック107において図5に示すような演算を行う結果、iを-4から4まで順次変化させてn=7について9サイクルの演算を行う場合よりも、少ないサイクルで本来の演算結果と同じ結果を得ることができる。

[0039]

また、n=8に対応する演算ブロックである演算ブロック108において、従来の技術において説明した式(1)のnは8であり、iの値を $-4\sim4$ まで変化させた場合の式(1)の値は、

[0040]

【数7】

n=8

i=-4

 $g(3) += coef(0) \times g(4)$

 $=1 \times AL$

i=-3

 $g(3) += coef(1) \times g(5)$

 $=1 \times AU$

i=-2

 $g(3) += coef(2) \times g(6)$

 $=2\times AL$

i=-1

 $g(3) += coef(3) \times g(7)$

 $=2\times AU$

i=0

 $g(3) += coef(4) \times g(8)$

 $=4 \times AL$

i=1

g(3)+=coef(5) \times max_padding

 $=2\times CRU$

i=2

 $g(3) + = coef(6) \times max_padding$

 $=2\times CRU$

i=3

g(3)+=coef(7) ×max_padding

 $=1 \times CRU$

i=4

g(3) +=coef(8) × max_padding

 $=1 \times CRU$

[0041]

となる。この中で、i=-4は $1\times g$ (4)となり、図5のCNT=1のサイクルにおけるALで表わされ、i=-3とi=-2とをまとめると $1\times g$ (5) +

2×g(6)となり、図5のCNT=2のサイクルにおけるAU+AL<<1で表わされ、i=-1とi=0とをまとめると2×g(7)+4×g(8)となり、図5のCNT=3のサイクルにおけるAU<<1+AL<<2で表わされ、i=1とi=2とをまとめると2×max_padding+2×max_paddingとなり、図5のCNT=4のサイクルにおけるCRU<<1+CRU<<1で表わされ、i=3とi=4とをまとめると1×max_padding+1×max_padding+1×max_paddingとなり、図5のCNT=5のサイクルにおけるCRU+CRUで表わされる。但し図5のCNT=5のサイクルにおけるCRU+CRUで表わされる。但し図5のUはレジスタ187の直前のサイクルの出力であり、またCNT=1の+8は丸めを行うための値であり、丸めなしの場合は0を入力すれば良い。このようにCNTの値によりセレクタ181、182、183およびシフタ184、185を制御し、演算プロック108において図5に示すような演算を行う結果、iを-4から4まで順次変化させてn=8について9サイクルの演算を行う場合よりも、少ないサイクルでn=8についての演算結果と同じ結果を得ることができる。

[0042]

以上のように、演算ブロック $101\sim108$ において、図5に示すように演算処理をおこなうことにより、 $n=1\sim8$ のそれぞれの場合について従来の技術において示した式(1)の演算を行った場合の結果と同じ演算結果を、従来の技術よりも少ないサイクルで得ることができる。

[0043]

そして、図6に示すように、この各演算ブロック101~108の演算結果を、CNT=4の時に演算ブロック101,102から得られるn=1とn=2の値を一緒にして出力し、CNT=5の時に演算ブロック103,104から得られるn=3とn=4の値を一緒にして出力し、CNT=6の時に演算ブロック105,106から得られるn=5とn=6の値を一緒にして出力し、CNT=7の時に演算ブロック107,108から得られるn=7とn=8の値を一緒にして出力する。これによりデブロッキングフィルタリング処理した画素データを得ることができる。

[0044]

このように、本実施の形態においては、上述した式(1)に示す各画素 n についてのi =- 4~4まで変化させる演算を、各演算ブロック101~108によって、従来のサイクル数に比べて大幅に少ないサイクルで行うことができるとともに、2つの演算ブロックにより演算を同時に行い、2つの演算ブロックの演算結果をパイプライン方式で出力するようにしたことにより、結果的にサイクル数の大幅な削減が可能となる。

[0045]

【発明の効果】

以上のように、この発明によれば、処理サイクルのカウントを行う制御回路と、互いに隣接する8つの画素データそれぞれに対して、ブロックノイズ除去のフィルタリング処理のための演算を行う、並列に設けられた8つの演算ブロックと、上記8つの演算ブロックの出力を選択する出力選択回路とを備え、上記カウント結果に基づく制御回路の出力により、上記8つの演算ブロックのそれぞれの制御と、上記出力選択回路の出力の選択とを行うようにしたから、デブロッキングフィルタの演算を専用回路で処理することができ、演算処理のサイクルの削減を図ることができる効果がある。

[0046]

また、この発明によれば、上記8つの演算ブロックは演算を同時に行い、それ ぞれの演算結果をパイプラインで出力するようにしたから、演算処理のサイクル の削減を図ることができる効果がある。

[0047]

また、この発明によれば、上記各演算ブロックは、入力信号または値0を選択する第1の選択回路と、入力信号または値0を選択する第2の選択回路と、累算するための演算結果または値8を選択する第3の選択回路と、上記第1の選択回路の出力を入力とする第1のシフタと、上記第2の選択回路の出力を入力とする第2のシフタと、上記第1のシフタの出力と、第2のシフタの出力と、第3の選択回路の出力とを加算する加算器と、該加算器の出力を入力とし、その出力を上記、第3の選択回路の出力を入力とし、その出力を上記、第3の選択回路へ出力するレジスタと、該

レジスタの出力を入力とし、その出力を演算結果として上記出力選択回路に出力する第3のシフタとにより構成するようにしたから、各画素データに対するフィルタリング処理の演算のサイクルを削減することができ、大幅に演算処理のサイクルを削減することができる効果がある。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態に係るデブロッキングフィルタ演算装置のブロック図である。
- 【図2】 本発明の実施の形態に係るデブロッキングフィルタ演算装置の n = 1~4 に対応した演算ブロックによる動作を説明するための図である。
- 【図3】 従来のデブロッキングフィルタ演算装置の動作を示すフロー図である。
- 【図4】 従来のデブロッキングフィルタ演算装置の動作を説明するための 、ブロック境界を中心とした1次元のウインドウ図である。
- 【図5】 本発明の実施の形態に係るデブロッキングフィルタ演算装置の n = 5~8 に対応した演算ブロックによる動作を説明するための図である。
- 【図6】 本発明の実施の形態に係るデブロッキングフィルタ演算装置の出力動作を説明するための図である。

【符号の説明】


- 1 制御回路
- 2 スタート信号
- 3 max_paddingデータ
- 4 min_paddingデータ
- 5 画素信号g(x)
- 6 画素信号g(x+1)
- 7 出力選択回路
- 8 出力信号
- 101~108 演算プロック
- 111, 121, 131, 141, 151, 161, 171, 181 第1

の選択回路

112,	122,	132,	142,	152,	162,	172,	182	第2
の選択回路	<u>}</u>							
113,	123,	133,	143,	153,	163,	173,	183	第3
の選択回路	}							
114,	124,	134,	144,	154,	164,	174,	184	第1
のシフタ								
115,	1 2.5,	135,	145,	155,	165,	175,	1 8 5	第2
のシフタ								
116,	126,	136,	146,	156,	166,	176,	1 8 6	加算
器							- '	
117,	127,	137,	147,	157,	167,	177,	187	レジ
スタ								
118,	128,	138,	148,	158,	168,	178,	188	第3
のシフタ			•	•				

【書類名】 図面






1

111~113,121~123,131~133,141~143,151~153,161~163,171~173,181~183:選択回路 114,115,124,125,134,135,144,145,154,155,164,165,174,175,184,185:シフタ 2:スタート信号

[図2]


CNT	入力レジスタ	格納データ	n=1	n=2	n=3	n=4
0	AU	g(1)	•	<u></u>		
	AL	g(2)	•			
	CRU	max_pad				
1	CRL	min_pad		37 3771	P=AU<<1	Q=AU+AL<<1
			M=AU<<2 +AL<<1+8	N=AU<<1 +AL<<2+8	+AL<<1+8	+8
 -	AU	g(3)	TALKCITO	TAUNZIO	•	•
1	AL	g(4)			•	•
1	CRU	max_pad				•••••
•	CRL	min_pad		• • • • • • • • • • • • • • • • • • • •		
1			M=AU<<1	N=AU<<1	P=AU<<2	Q=AU<<1
			+AL+M	+AL<<1+N	+AL<<1+P	+AL<<2+0
2	AU	g(5)				
1	AL	g(6)				
1	CRU	max_pad min_pad				
	CRL	iiu.ii_pau	M=AU+CRL<<1	N=AU+AL	P=AU<<1	Q=AU<<1
			H-AUTCRUCT	+N	+AL+P	+AL<<1+Q
3	AU	g(7)	1.00	7.1	•	•
	AL	g(8)				•
	CRU	max_pad				
	CRL	min_pad	•			
			M=CRL<<1	N=CRL<<1	P=AU+CRL	Q=AU+AL
			+CRL<<1+M	+CRL<<1+N	+P	+0
4	<u>AU</u>	g(7)				
	AL CRU	g(8) max_pad		· · · · · · · · · · · · · · · · · · ·		••••
i	CRL	min pad		•••••		•
1			Don't Care	Don't Care	P=CRL+0	Q=CRL+0
					+P	+0
5	AU	g(7)				
1	AL	g(8)				· · · · · · · · · · · · · · · · · · ·
	CRU	max_pad				
	CRL	min_pad	Don't Care	Don't Care	Don't Care	Don't Care
			Don c care	DOM C COLC	Don't dard	
6	AU	g(9)	•	•	•	•
"	AL	g(10)	•	•		•
	CRU	max_pad				
	CRL	min_pad				0-317-31-41
1			M=AU<<2	N=AU<<1	P=AU<<1	Q=AU+AL<<1 +8
<u> </u>		g(11)	+AL<<1+8	+AL<<2+8	+AL<<1+8	+8
7	AU	g(12)				
1	AL CRU	max pad				
	CRL	min_pad			[
[M=AU<<1	N=AU<<1	P=AU<<2	Q=AU<<1
	i		+AL+M_	+AL<<1+N	+AL<<1+P	+AL<<2+Q
8	AU	g(13)	•		<u>\$</u>	<u>ę</u>
1	AL	g(14)				
1	CRU	max_pad				
1	CRL	min_pad	/01	 T_のDI PS /ナウェン	」 アサイクル目の繰りシ	E17
	ļ		l (CN	1=8以降か5~1	「リリアルロ V78米・フェ 	<u> </u>
\vdash			8	8 .	8	8
1	1 .		+min_pad	+min_pad	+min_pad	+min_pad
1		[+min_pad	+min_pad	+min_pad	+g(1)
1			+min_pad<<1	+min_pad<<1		+g(2)<<1
1	[+min_Pad<<1	· -	+g(2)<<1	+g(3)<<1
	l		+g(1)<<2	+g(2)<<2	+g(3)<<2	+g(4)<<2
	l		+g(2)<<1	+g(3)<<1	+g(4)<<1	+g(5)<<1
	i		+g(3)<<1	+g(4)<<1	+g(5)<<1	+g(6)<<1
1			+g(4)	+g(5)	+g(6)	+g(7)
1	1		+g(5)	+g(6)	+g(7)	+g(8)
ſ	1	• '	H 21-1			•





【図4】

ブロック境界





	入力沙飞		n=5	n=6	n=7	n=8			
0	AU AL CRU	g(1) g(2) max_pad							
	ČŘĹ	min_pad	R=AU+AL	S=AL	T=0+0	U=0+0			
-	777	g(3)	+8	+8	+T	+0			
1	AU AL	g(4) max_pad				•			
	CRU CRL	min_pad	D-371 4 43						
			R=AU<<1 +AL<<1+R	S=AU+AL<<1 +S	T=AU+AL +8	U=AL+0 +8			
2	AU AL	g(5) g(6)							
	CRU CRL	max_pad min_pad							
		***************************************	R=AU<<2 +AL<<1+R	S=AU<<1 +AL<<2+S	T=AU<<1 +AL<<1+T	U=AU+AL<<1 +U			
3	AU AL	g(7) g(8)		•	•				
1	CRU	max_pad							
	CRL	min_pad	R=AU<<1 +AL+R	S=AU<<1 +AL<<1+S	T=AU<<2 +AL<<1+T	U=AU<<1 +AL<<2+U			
4	AU	g(7)							
	AL CRU	g(8) max_pad							
	CRL	min_pad	R=CRU+0 +R	S=CRU+CRU +S	T=CRU<<1 +CRU+T	U=CRU<<1 +CRU<<1+U			
5	AU	g(7)	- T.	+3	*CROT1	*CR0<1+0			
	AL CRU	g(8) max_pad	• • • • • • • • • • • • • • • • • • • •		•	•			
	CRL	min_pad	R=0+0	S=0+0	T=CRU+0	U=CRU+CRU			
6	AU	g(9)	+R ●	<u> </u>	+ <u>T</u>	+0			
	AL CRU	g(10) max_pad	•						
	CRL	min_pad	R=AU+AL	S=AL	T=0+0	U=0+0			
			+8	+8	1-0+0 +T	+0			
7	AU AL	g(11) g(12)				•			
	CRU CRL	max_pad min_pad	***************************************						
	,		R=AU<<1 +AL<<1+R	S=AU+AL<<1 +S	T=AU+AL +8	U=AL+0 +8			
8	AU AL	g(13) g(14)							
	CRU	max_pad							
	CRL	min_pad	CNT=8以降は2~7サイクル目の繰り返し)						
	7		8	8	8	8			
			+g(1) +g(2)	+g(2) +g(3)	+g(3) +g(4)	+g(4) +g(5)			
			+g(3)<<1 +g(4)<<1	+g(4)<<1 +g(5)<<1	+g(5)<<1 +g(6)<<1	+g(6)<<1 +g(7)<<1			
	.		+g(5)<<2	+g(6)<<2	+g(7)<<2	+g(8)<<2			
			+g(6)<<1 +g(7)<<1	+g(7)<<1 +g(8)<<1	+g(8)<<1 +max_pad<<1	+max_pad<<1 +max_pad<<1			
			+g(8)	+max_pad	+max_pad	+max_pad			
	1	1	+max_pad	+max_pad	+max_pad	+max_pad			



CNT	OUTD(出力選択)								出力
	M	N	P	Ω	R	S	T	Ü	
0									
	Х	х	Х	х	Х	х	х	х	x
1	x	x	х	x	х	х	x	х	x
2	х	х	х	х	х	х	х	x	х
3	x	x	x	х	x	х	x	х	х
4	1	2	x	x	х	х	х	х	1,2
5	х	x	3	4	х	х	х	x	3,4
6	x	x	x	х	5 •	6	x	х	5,6
7	х	х	X	x	х	x	7	8 •	7,8
8	х	X	х	x	х	x	x	х	х
	(CI	S=TV	以陷	は2	~7 9	17#	の #	条りえ	、 レ)

【書類名】 要約書

【要約】

【課題】 演算サイクルの少ないデブロッキングフィルタ演算装置を提供することを課題とする。

【解決手段】 処理サイクルのカウントを行う制御回路1と、互いに隣接する8つの画素データそれぞれに対して、ブロックノイズ除去のフィルタリング処理のための演算を行う、並列に設けられた8つの演算ブロック101~108と、8つの演算ブロック101~108の出力を選択する出力選択回路7とを備え、上記カウント結果に基づく制御回路1の出力により、上記8つの演算ブロック101~108のそれぞれの制御と、上記出力選択回路7の出力の選択とを行うようにした。

【選択図】 図1

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005821

【住所又は居所】

大阪府門真市大字門真1006番地

【氏名又は名称】

松下電器産業株式会社

【代理人】

申請人

【識別番号】

100081813

【住所又は居所】

大阪府吹田市江の木町17番1号 江坂全日空ビル

8階 早瀬特許事務所

【氏名又は名称】

早瀬 憲一

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社